题目
43.(15分)已知由n(n>2)个正整数构成的集合A={au}0(1)给出算法的基本设计思想。
(2)根据设计思想,采用C或C++语言描述算法,关键之处给出注释。
(3)说明你所设计算法的平均时间复杂度和空间复杂度
(1)算法的基本设计思想(4分)
由题意知,将最小的n/2个元素放在A1中,其余的元素放在 A2中,分组结果即可满足题目要求。仿照快速排序的思想,基于枢轴将 n 个整数划分为两个子集。根据划分后枢轴所处的位置i分别处理∶
①若i= [n /2],则分组完成,算法结束;
②若i< [n/2],则枢轴及之前的所有元素均属于 A1,继续对i 之后的元素进行划分;
③若i>[ n/2],则枢轴及之后的所有元素均属于A2,继续对i之前的元素进行划分;基于该设计思想实现的算法,毋须对全部元素进行全排序,其平均时间复杂度是O(n),空间复杂度是O(1)。
(2)算法实现(9分)
int setPartition(int a[ ],int n){
int pivotkey,low=0,low0=0,high=n-1, highO=n-1,flag=1,k=n/2,i;
int s1=,s2=0;
while(flag){
pivotkey=a[low];//选择枢轴
while(lowwhile(low=pivotkey)--high;
if(low!=high)a[low]=a[high];
while(lowif(low!=high)a[high]=a[low];
}//end of while(lowa[low]=pivotkey;
if(low==k-1)//如果枢轴是第n/2小元素,划分成功
flag=0;
else {//否则继续划分
if(lowLow0=++low;
high=high0;
}else {
higho=--high;
low=low0;
}
}
}
for(i=0; ifor(i=k; ireturn s2-s1;
}
【(1)(2)的评分说明】
①本题目只需将最大的一半元素与最小的一半元素分组,不需要对所有元素进行全部排序。参考答案基于快速排序思想,采用非递归的方式实现。若考生设计的算法满足题目的功能要求且正确,则(1)、(2)根据所实现算法的平均时间复杂度给分,细则见下表。
②若在算法的基本设计思想描述中因文字表达没有清晰反映出算法思路,但在算法实现中能够表达出算法思想且正确的,可参照①的标准给分。
③若算法的基本设计思想描述或算法实现中部分正确,可参照①中各种情况的相应给分标准酌情给分。
④参考答案中只给出了使用C语言的版本,使用C++语言的答案视同使用C语言。算法的平均时间复杂度和空间复杂度(2分)
本参考答案给出的算法平均时间复杂度是O(n),空间复杂度是O(1)。
【评分说明】若考生所估计的平均时间复杂度和空间复杂度与考生所实现的算法一致,可各给1分。

多做几道

41.(10 分)带权图(权值非负,表示边连接的两顶点间的距离)的最短路径问题是找出从初始顶点到目标顶点之间的一条最短路径。假设从初始顶点到目标顶点之间存在路径,现有一种解决该问题的方法∶
①设最短路径初始时仅包含初始顶点,令当前顶点u为初始顶点;
② 选择离u最近且尚未在最短路径中的一个顶点v,加入最短路径中,修改当前顶点u=v;
③ 重复步骤②,直到u是目标顶点时为止。
请问上述方法能否求得最短路径?若该方法可行,请证明之;否则,请举例说明。
42. (5分)已知一个带有表头结点的单链表,结点结构为
Data/link
假设该链表只给出了头指针 list。在不改变链表的前提下,请设计一个尽可能高效的算法;查找链表中倒数第k个位置上的结点(k为正整数)。若查找成功,算法输出该结点的 data 域的值,并返回1∶否则,只返回0。要求∶
1)描述算法的基本设计思想。
2)描述算法的详细实现步骤。
3)根据设计思想和实现步骤,采用程序设计语言描述算法(使用C、C++或 Java 语言实现),关键之处请给出简要注释。
43.(8分)某计算机的CPU主频为 500Mz,CPI为5(即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为 0.5MB/s,采用中断方式与主机进行数据传送,以 32 位为传输单位,对应的中断服务程序包含 18条指令,中断服务的其他开销相当于2条指令的执行时间。请回答下列问题,要求给出计算过程。
1)在中断方式下,CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?
2)当该外设的数据传输率达到5MB/s 时,改用DMA 方式传送数据。假定每次 DMA传送块大小为 5000B,且DMA预处理和后处理的总开销为 500个时钟周期,则 CPU用于该外设 I/O 的时间占整个 CPU时间的百分比是多少(假设 DMA与CPU 之间没有访存冲突)?
44.(13 分)某计算机字长为16位,采用16位定长指令字结构,部分数据通路结构如下图所示,图中所有控制信号为1时表示有效、为 0时表示无效。例如,控制信号MDRinE 为1表示允许数据从 DB打入 MDR,MDRin为1表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令"ADD(R1),RO"的功能为(RO)+(R1))→(R1),即将R0中的数据与 R1的内容所指主存单元的数据相加,并将结果送入 R1的内容所指主存单元中保存。
下表给出了上述指令取指和译码阶段每个节拍(时钟周期)的功能和有效控制信号。请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
时钟:功能/有效控制信号
C1:MAR←(PC)/PCout, MARin
C2:MDR←M(MDR) PC←(PC)+1/MemR, MDRinE, PC+1
C3:IR←(MDR)/MDRout, IRin
C4:指令译码/无
45.(7分)三个进程P1、P2、P3互斥使用一个包含N(N>0)个单元的缓冲区。
P1每次用 produce()生成一个正整数并用 putO)送入缓冲区某一空单元中;P2每次用 getodd()从该缓冲区中取出一个奇数并用countodd()统计奇数个数;P3每次用 geteven()从该缓冲区中取出一个偶数并用 counteven()统计偶数个数。请用信号量机制实现这三个进程的同步与互斥活动,并说明所定义信号量的含义(要求用伪代码描述)。

该科目易错题

该题目相似题