题目
45.假设对于44题中的计算机 M 和程序 P的机器代码,M采用页式虚拟存储管理∶ P开始执行时,(R1)=(R2)=0,(R6)=1000,其机器代码已调入主存但不在 Cache中;数组 A未调入主存,且所有数组元素在同一页,并存储在磁盘同一个扇区。请回答下列问题并说明理由。
1)P执行结束时,R2的内容是多少?
2)M 的指令Cache 和数据Cache分离。若指令 Cache 共有16行,Cache 和主存交换的块大小为32字节,则其数据区的容量是多少?若仅考虑程序段P的执行,则指令 Cache 的命中率为多少?
3)P在执行过程中,哪条指令的执行可能发生溢出异常?哪条指令的执行可能产生缺页异常?对于数组 A的访问,需要读磁盘和TLB至少各多少次?
该题继承了上题中的相关信息,统考中首次引入此种设置,具体考察到程序的运行结果、Cache 的大小和命中率的计算以及磁盘和 TLB的相关计算,是一题比较综合的题型。
(1)R2里装的是i的值,循环条件是iN(1000),即当i自增到不满足这个条件时跳出循环,程序结束,所以此时i的值为1000。(1分)
(2)C ache共有16行,每块32字节,所以Cache数据区的容量为16*32B=512B。(1分)P共有6条指令,占24字节,小于主存块大小(32B),其起始地址为0804 8100H,对应一块的开始位置,由此可知所有指令都在一个主存块内。读取第一条指令时会发生 Cache 缺失,故将 P 所在的主存块调入 Cache 某一行,以后每次读取指令时,都能在指令 Cache 中命中。因此在1000次循环中。只会发生1 次指今访问缺失。所以指令Cache 的命中率为(1000×6-1)/(1000×6)=99.98%。(2分)
【评分说明】
若考生给出正确的命中率,而未说明原因和过程,给1分。若命中率计算错误,但解题思路正确,可酌情给分。
(3)指令4为加法指令,即对应 sum+=A[i],当数组A中元素的值过大时,则会导致这条加法指令发生溢出异常∶而指令 2、5 虽然都是加法指令。但他们分别为数组地址的计算指令和存储变量i的寄存器进行自增的指令,而i最大到达 1000,所以他们都不会产生溢出异常。(2分)
只有访存指令可能产生缺页异常,即指令3可能产生缺页异常。(1分)
因为数组 A在磁盘的一页上,而一开始数组并不在主存中,第一次访问数组时会导致访益,把A 调入内存,而血以后数组A 的元素都在内存中,则不会导致访盘,所以该程序共访盘一次。(2分)
每访问一次内存数据就会查 TLB一次,共访问数组1000次,所以此时又访问 TLB1000 次,还要考虑到第一次访问数组A,即访问 A[0]时,会多访问一次 TLB(第一次访问 A[0]会先香一次TLB,然后产生缺页,处理完缺页中断后,会重新访问 A[0],此时又香TLB),所以访问TLB的次数一共是1001次。(2分)
【评分说明】
①对于第1问,若答案中除指令 4外还包含其他运算类指令(即指令1、2、5),则给1 分,其他情况,则给0分。
②对于第2问,只要回答"load指令",即可得分。
③对于第3问,若答案中给出的读 TLB的次数为 1002,同样给分。若直接给出正确的TLB及磁盘的访问次数,而未说明原因,给3分。若给出的 TLB及磁盘访问次数不正确,但解题思路正确,可酌情给分。

多做几道

41.(10 分)带权图(权值非负,表示边连接的两顶点间的距离)的最短路径问题是找出从初始顶点到目标顶点之间的一条最短路径。假设从初始顶点到目标顶点之间存在路径,现有一种解决该问题的方法∶
①设最短路径初始时仅包含初始顶点,令当前顶点u为初始顶点;
② 选择离u最近且尚未在最短路径中的一个顶点v,加入最短路径中,修改当前顶点u=v;
③ 重复步骤②,直到u是目标顶点时为止。
请问上述方法能否求得最短路径?若该方法可行,请证明之;否则,请举例说明。
42. (5分)已知一个带有表头结点的单链表,结点结构为
Data/link
假设该链表只给出了头指针 list。在不改变链表的前提下,请设计一个尽可能高效的算法;查找链表中倒数第k个位置上的结点(k为正整数)。若查找成功,算法输出该结点的 data 域的值,并返回1∶否则,只返回0。要求∶
1)描述算法的基本设计思想。
2)描述算法的详细实现步骤。
3)根据设计思想和实现步骤,采用程序设计语言描述算法(使用C、C++或 Java 语言实现),关键之处请给出简要注释。
43.(8分)某计算机的CPU主频为 500Mz,CPI为5(即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为 0.5MB/s,采用中断方式与主机进行数据传送,以 32 位为传输单位,对应的中断服务程序包含 18条指令,中断服务的其他开销相当于2条指令的执行时间。请回答下列问题,要求给出计算过程。
1)在中断方式下,CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?
2)当该外设的数据传输率达到5MB/s 时,改用DMA 方式传送数据。假定每次 DMA传送块大小为 5000B,且DMA预处理和后处理的总开销为 500个时钟周期,则 CPU用于该外设 I/O 的时间占整个 CPU时间的百分比是多少(假设 DMA与CPU 之间没有访存冲突)?
44.(13 分)某计算机字长为16位,采用16位定长指令字结构,部分数据通路结构如下图所示,图中所有控制信号为1时表示有效、为 0时表示无效。例如,控制信号MDRinE 为1表示允许数据从 DB打入 MDR,MDRin为1表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令"ADD(R1),RO"的功能为(RO)+(R1))→(R1),即将R0中的数据与 R1的内容所指主存单元的数据相加,并将结果送入 R1的内容所指主存单元中保存。
下表给出了上述指令取指和译码阶段每个节拍(时钟周期)的功能和有效控制信号。请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
时钟:功能/有效控制信号
C1:MAR←(PC)/PCout, MARin
C2:MDR←M(MDR) PC←(PC)+1/MemR, MDRinE, PC+1
C3:IR←(MDR)/MDRout, IRin
C4:指令译码/无
45.(7分)三个进程P1、P2、P3互斥使用一个包含N(N>0)个单元的缓冲区。
P1每次用 produce()生成一个正整数并用 putO)送入缓冲区某一空单元中;P2每次用 getodd()从该缓冲区中取出一个奇数并用countodd()统计奇数个数;P3每次用 geteven()从该缓冲区中取出一个偶数并用 counteven()统计偶数个数。请用信号量机制实现这三个进程的同步与互斥活动,并说明所定义信号量的含义(要求用伪代码描述)。

该科目易错题

该题目相似题